SALELF 3

SALELF 3器件是安路科技的第三代SALFPGA产品 ，定位通信 、工业控制和服务器市场 ，最多支持336个 I/O，满足客户板级IO扩展应用需求 。SALELF 3器件采用先进的55nm低功耗工艺 ，优化功耗与性能 ，并可以通过低成本实现较高的功能 。器件旨在用于大批量 、成本敏感的应用 ，使系统设计师在降低成本的同时又能够满足不断增长的带宽要求 。

咨询 ：+86 0571 - 56051156
  • 产品简介
  • 产品特色
  • 选型指南
  • 封装说明

SALELF 3器件是安路科技的第三代SALFPGA产品 ，定位通信 、工业控制和服务器市场 ，最多支持336个 I/O ，满足客户板级IO扩展应用需求 。SALELF 3器件采用先进的55nm低功耗工艺 ，优化功耗与性能 ，并可以通过低成本实现较高的功能 。器件旨在用于大批量 、成本敏感的应用 ，使系统设计师在降低成本的同时又能够满足不断增长的带宽要求 。

灵活的逻辑结构

· 共3种器件 ，规模从4800到9280 LUTs

· 最大用户IO数量达336个

 低功耗工艺

· 先进的55nm低功耗工艺

 内置Flash

· 内置8Mb flash ，无需外部配置器件

 支持分布式和嵌入式存储器

· 最大支持74Kbits分布存储器

· 最大支持270Kbits 嵌入块存储器

· 内置嵌入式存储模块 ，多种组合模式 ，可配置为真双口

· 专用FIFO控制逻辑

 可配置逻辑模块(PLBs)

· 优化的LUT4/LUT5组合设计

· 双端口分布式存储器

· 支持算数逻辑运算

· 快速进位链逻辑

 源同步输入/输出接口

· 输入/输出单元包含DDR寄存器支持DDRx1、DDRx2模式

 高性能 ，灵活的输入/输出缓冲器

· 可配置支持以下单端标准

· LVTTL ，LVCMOS(3.3/2.5/1.8V/1.5/1.2V)

· PCI

· 可配置支持以下差分标准

· LVD ，Bus-LVDS ，MLVDS ，RSDS ，LVPECL

· BANK 0 和 2 支持 True LVDS 输出 ，所有 BANK 均支持单端和差分输入

· 支持热插拔

· 片内100欧姆差分电阻

.可配置支持上拉下拉模式

.兼容5V输入

 时钟资源

· 16路全局时钟

· 针对高速I/O接口设计的2路IOCLK

· 优化全局时钟的2路快速时钟

· 多功能PLLs用于频率综合

· 支持7路时钟输出

· 分频系数1到128

· 支持5路时钟输出级联

· 动态相位调节

 配置模式

· MSPI模式

· 从模式串行 (SS)

· 从模式并行x8 (SP)

· 主模式并行x8 (MP)

· JTAG模式 (IEEE-1532)

 增强安全设计保护

· 每个芯片拥有唯一的64位DNA

· 支持位流AES加密

 嵌入式硬核IP

· 内置环形振荡器

 丰富封装形式

  · caBGA332

        · caBGA400


Family Device DFFs LUTs Distribute RAM BRAM M18x18 PLL DDR/SDR RAM ADC
USER IO TRUE LVDS EMULATE LVDS GCLK BANK User Flash(KB) Bitstream(Byte) 封装类型 封装尺寸
9K 32K 128K 256K Total BRAM Bits MCU
EF3L
 EF3L40CG324B 4800 4800 38k 15 \ \ \ 135k 8 2 \ \ \ 280 35 105 16 6 8M 311,296 caBGA324 15*15
EF3L40CG332B 4800 4800 38k 15 \ \ \ 135k 8 2 \ \ \ 280 34 106 16 6 8M 311,296 caBGA332 17*17
EF3L90CG400B 9280 9280 74k 30 \ \ \ 270k 16 2 \ \ \ 336 41 127 16 6 8M 311,296 caBGA400 17*17


封装

间距（mm）

尺寸（mm2）

EF3L40

EF3L90

caBGA400

0.8

17x17

-

336/41

caBGA332

0.8

17x17

280/34

-

caBGA324

0.8

15x15

280/35

         -